

Nov. 21, 2019 宇宙史構成員会議 @ 筑波大学

# SOI MOSFETでの 特殊環境下動作への挑戦

## 高エネルギー加速器研究機構 先端加速器推進部 倉知 郁生



宇宙史構成員会議(筑波大学)

## **Motivation**

## 新たに現象を理解するには?

今まで見えなかった・検知出来なかったものを見ること

見えていたもの 常温で、地球環境下で、自然光で 見えていなかったもの

広い温度範囲 極低温~高温 低エネルギー~高エネルギー 低圧~高圧、放射線環境

各種材料によりSense(電気信号変換)は可能 微弱信号が多く、電気信号をin-situで増幅できる電子回路が必要

どんな環境下でも動作できるトランジスタを作ることが、現象 を見るという事に対して重要な鍵である。

広い温度領域・放射線環境下に注目

## Bulk-CMOSトランジスタの動作限界

#### ー般に電子回路で用いられているBulk-CMOSトランジスタでは?



耐放射線性



Weak in bit error (soft error) and single event upset (SEU) because of depletion layer.

B. Diericks et al., IEEE T-ED, 35(7), pp. 1120-1125, 1988.
 E. Arnold et al., IEEE ISPSD Proc., pp. 93-96, 1996.

宇宙史構成員会議(筑波大学)

## Bulk-MOSFETとSOI-MOSFET

## 一般に使われているBulk-MOSFETは?

#### **SOI-MOSFET**



# 極低温動作:Bulk-MOSFETとSOI-MOSFET

### N-channel MOSFETの場合

# Source Gate Drain Contact

- 1. ドレインアバランシェで発生したホールは電界によりPsubへドリフト
- 2. Carrie Freeze-outによってホールがPsub中に蓄積
- 3. Psubに正バイアスがかかる
- 4. 部分的Vtの低下によりKinkが発生



SOI-MOSFET

Gate

Drain

Source

- 1. Si薄いため、チャネル部は表面以外完全空乏
- 2. ドレインアバランシェで発生したホールは空乏層 電界によりソースへ
- 3. 空乏層中はドリフトによるため、極低温でも流れる
- 4. 部分的Vtの低下は発生せず、正常動作

とは言っても、Source部p→n+ではポテンシャルバリアがあ るので、ボディーのコンタクトを。

# Bulk-MOSFET

## SOI-MOSFET ボディーコンタクト



#### 面積増加の少ないSource-tieを選択

## SOI-MOSFET 常温と極低温動作



常温ではKINK発生はないが、極低温ではKINK発生がある。 FD-SOIと言っていたのに、Source-tieまでしたのにどうして?

## Source-tie SOI-MOSFET



直近でこちらに抜く(body-tie) なるべくすぐに(Wを短く)

## **Kinkの抑制**



縦軸はKink発生の度合いを示すパラメータで大きいほどKinkが発生している。

### Body-tieとW縮小がKink抑制の鍵 (このプロセスでの、完全なFD-SOIなら対策いらないか?)

## 提案するSOI-MOSFET

Body-tieとW縮小 大きいW対応のため、MOSFETを並列に配置 パターンの縮小化も取り入れ。



## 極低温での効果の確認



## これで極低温でも正常動作できるSOI-MOSFETを作ることができた

## 他にも改善が必要だった

電界緩和のためにソース・ドレイン部に低濃度領域(LDD領域、Lightly Doped Drain)が存在、LDD部でのCarrier Freeze-outが問題に。 ドレイン電圧低いところで抵抗大。



LDD高濃度化により通常特性に

## 高温動作:Bulk-MOSFETとSOI-MOSFET

#### **Bulk-MOSFET**

#### **SOI-MOSFET**



高温側で特にEaが大きい拡散電流が増加、 Idsを上回りトランジスタ動作不良となる。



拡散電流はBOXに阻止され流れず、空乏層 領域も小さいためG-R電流も少なく、高温で もIdsが検知できる。⇒高温でもトランジスタ 動作する。

## SOI-MOSFETの温度特性



#### 200 °C(測定器系の最高温度)でもON/OFF比5桁以上

## Vtと移動度の温度特性



(a) Threshold Voltage

(b) Mobility

# 放射線耐性:Bulk-MOSFETとSOI-MOSFET



## 放射線照射による特性変動のゲート長依存



放射線(X線)はウエハ面に均一に照射されている。 ⇒特性変動率はゲート長依存を持たないはず。

ゲート長依存があるという事は、特にゲートエッジ部で何かがあるということ。 原因を見つけ、対策をとれば全体に耐放射線性が向上するはず。

## Pch SOI-MOSFETの場合



厚い酸化膜であるサイドウォー ルスペーサーに正電荷が発生 すると考えた。この正電荷が ゲートエッジのチャネルに影響 し、局所的Vtを変動させた。



LDD濃度を上げてゲートエッジ 部をLDDでカバーしてあげれ ばこの効果は低減する。

I. Kurachi et al., IEEE Trans. Electron Devices, vol. 62, pp. 2371-2376, 2015.

## Pch LDDによる放射線耐性改善

ULP-LDD (Ultralow Power LDD) : relatively low LDD dose to reduce off current RH-LDD (Radiation Hard LDD) : 6 times higher dose of ULP-LDD



大幅な改善ができた!!

I. Kurachi et al., IEEE Trans. Electron Devices, vol. 63, pp. 2293-2298, 2016.

宇宙史構成員会議(筑波大学)

## Nch LDDによる放射線耐性改善



若干であるが、ゲート長依存はLDD変更により低減できた。

## バックゲートバイアスによるTID改善



## Nch MOSFETのバックゲートバイアスでの改善



宇宙史構成員会議(筑波大学)

## Pch MOSFETのバックゲートバイアスでの改善



宇宙史構成員会議(筑波大学)

バックゲートバイアスウィンド

#### Nch & Pch MOSFET L=0.2 to 10 μm



バックゲートに電圧を印加することで、100 kGyまでドレイン電流変動を15%以内、Vt変 動を100 mV以内に抑えることが可能である。 ただし、照射量に対してバックゲートに加え る電圧を調整する必要がある。

これは大変なので、別の方法はないか?

# PD化によるTID改善

## PD+Body contactでも見えなくできる。



After 100 kGy(Si) irradiation, L = 0.2 to 1.0  $\mu$ m (W = 5.0  $\mu$ m)

Parameter		FD-Mode	PD-Mode
Ncore	∆Vt	350 mV	50 mV
	∆ldt/ldt0	45%	6%
Pcore	∆Vt	170 mV	80 mV
	∆ldt/ldt0	20%	11%

まとめ

- ✓ 特殊環境(温度範囲・放射線環境)で動作できるMOSFETの検討
- ✓ 通常Bulk-MOSFET、正常動作温度範囲30K-150℃、SEUに弱い
- ✓ 30K以下で動作するSOI-MOSFETの開発
  ボディーコンタクト見直しによるKinkの抑制
  LDD変更でのId-Vd特性の改善
- ✓ 150℃以上で動作するSOI-MOSFET 動作の確認
- ✓ SEUに強く、TIDにも強いSOI-MOSFETの開発 LDDでのゲート長依存の改善 バックゲートバイアスでの改善 PD化による改善

SOI-MOSFETは構造的な特徴から、いろいろな環境での動作可能性有。 この特性の有効活用で見えなかったものを見ることに貢献していきたい。